TSMC, най-големият производител на чипове по договор, започна изграждане на индустриален комплекс, където ще усвои 2-нанометров технологичен процес. Нещо повече, тайванската компания планира производство и по 1-нм технология.
Новият комплекс включва център за изследвания и разработки (R&D) и производствено съоръжение, съобщи TechPowerUp. Той ще бъде разположени близо до централата на TSMC в Научния парк Синчу, Тайван.
По предварителни данни, 2-нанометровият процес ще използва технология Gate-All-Around (GAA). Успоредно с това, производителят планира разработване на 1-нанометров технологичен процес.
Заедно с технологиите за производство на силициеви кристали, TSMC усъвършенства своите решения за опаковане. Компанията планира да ускори приемането на модерни технологии за опаковане като SoIC, InFO, CoWoS и WoW.
Всички тези технологии са класифицирани като 3D Fabric от TSMC, въпреки че някои са 2.5D. Очаква се новите технологии да бъдат въведени в серийно производство на линиите ZhuNan и NanKe през втората половина на 2021 г.
Нали това беше физическата граница за силиция от 3 нанометра, по конкретно силициев диоксид все още можем да броим един атом силиций и два кислородни прави 1+2 = 3 ???
За по-нататък трябва замяна на силиция като елемент и смяна на основната фотолитографска технология.
Много мирише на маркетинг и реклама с фалшива новина.
Естествено, че нанометрите показват разделителната способност, т. е. дебелината на най-тънкия възможен за прекарване хоризонтален или вертикален проводник. Не разбирам “1” какво си е представял като нанометри до момента…
Да! Абсурд е!
Имаше преди години (6-7 може би) една статия по въпроса в която се обясняваше защо примерно 65nm не е всъщност 65nm, но за съжаление не мога да я намеря. Доколкото си спомням ставаше въпрос, че транзисторите в чипа са по-големи от това което се води като технологичен процес (въпросните 65nm), и всъщност тази стойност е на “проводниците” които ги свързват.
Това е абсурд. Има голяма спекула с тия мерки!