Samsung разкри пътната си карта за въвеждане на по-тънки и усъвършенствани технологични процеси в производството на полупроводникови чипове. Корейската компания планира внедряване на 8-, 7-, 6-, 5-, 4- и 18-нанометрови FD-SOI процеси, стана ясно на годишната конференция Samsung Foundry Forum.
Технологията 8LPP (8-nm Low Power Plus) ще се използва преди прехода към EUV (Extreme Ultra Violet) литография. Тя предлага предимства в производителността и плътността, в сравнение с 10LPP.
Що се отнася до 7LPP (7-nm Low Power Plus), това ще бъде първата технология за полупроводници, която използва EUV литография. Разработена съвместно от Samsung и ASML, новата EUV технология ще преодолее бариерите на мащаба в закона на Мур.
6LPP (6-nm Low Power Plus) пък използва технологии на Samsung за интелигентно мащабиране, които ще бъдат внедрени в EUV-базираната 7LPP. Този технологичен процес ще позволи по-голямо оразмеряване и ултра ниска мощност.
5LPP (5-nm Low Power Plus) разширява физическата граница на скалиране на FinFET структурата чрез внедряване на технологии от следващо поколение за по-добро мащабиране и намаляване на мощността.
Технологичният процес 4LPP (4-nm Low Power Plus) ще бъде първата реализация на следващо поколение архитектура за устройства, известна като MBCFETTM структура (Multi Bridge Channel FET). Новата технология преодолява физическите ограничения на мащаба и производителността на FinFET архитектурата.
И накрая, Samsung ще развие своята 28FDS технология FD-SOI (Fully Depleted – Silicon on Insulator) в по-широка платформа чрез опции за RF (Radio Frequency) и eMRAM (embedded Magnetic Random Access Memory). Новият процес 18FDS се отличава с подобрен показател PPA (Power/Performance/Area).
[related-posts]
Внедряването на новите технологични процеси ще даде възможност за експанзия на устройства, които ще свържат потребителите по невиждани досега начини, коментира Джонг Шик Юън, изпълнителен вицепрезидент на Foundry Business в Samsung.
