Изследователи от Университета на Илинойс в Ърбана-Шампейн създадоха нов производствен процес за триизмерно интегриране на силициеви чипове, който преодолява едно от най-сериозните ограничения пред бъдещото развитие на полупроводниковата индустрия. Технологията позволява изграждане на няколко слоя електронни схеми един върху друг при температури, съвместими със съвременните производствени процеси.
Постижението е особено важно в момент, когато миниатюризацията на транзисторите започва да се сблъсква с фундаментални физични ограничения. Вместо да намаляват още размерите на елементите, инженерите предлагат нов подход – разширяване в третото измерение чрез вертикално подреждане на електронни схеми.
В продължение на повече от шест десетилетия полупроводниковата индустрия следва закона на Мур, според който броят на транзисторите върху един чип се удвоява приблизително на всеки две години. Тази стратегия осигури безпрецедентен ръст в изчислителната мощност. Днес обаче производителите все по-често се сблъскват с ограничения, наложени от атомните размери на материалите и квантовомеханичните ефекти.
Екипът, ръководен от проф. Цин Као от Колежа по инженерство Grainger, демонстрира процес за т.нар. монолитна триизмерна интеграция. При този подход всеки нов слой от транзистори се изгражда директно върху предходния. Това осигурява значително по-висока плътност на връзките между отделните нива в сравнение с използваните днес методи за свързване на готови силициеви пластини.
Основното предизвикателство досега беше температурата. Производството на висококачествени силициеви транзистори обикновено изисква процеси при около 1000 градуса по Целзий. Такива температури обаче могат да повредят металните връзки във вече изградените слоеве. Индустрията приема, че всички следващи нива трябва да се произвеждат при температури до 400 градуса.
Новата технология решава проблема чрез използване на ултратънки наномембрани от монокристален силиций. Те се прехвърлят върху вече изградените схеми и се свързват при температура под 200 градуса. Така се запазват както качеството на материала, така и производителността на транзисторите.
Изследователите са разработили и специална архитектура на транзисторите, която елиминира необходимостта от част от традиционните високотемпературни производствени операции. Това позволява целият процес да остане в рамките на допустимия температурен „бюджет“ за многослойни чипове.
В рамките на проекта учените са изградили три последователно подредени слоя, всеки от които съдържа по 625 транзистора. Отчетеният производствен добив достига между 98 и 100%, което е впечатляващ резултат дори за лабораторни условия. Освен това електрическите характеристики на устройствата се доближават до тези на стандартни силициеви транзистори, произведени по традиционни високотемпературни методи.
Практическото значение на разработката е свързано най-вече с изкуствения интелект и системите за обработка на големи обеми данни. Вертикалното интегриране намалява дължината на електрическите връзки между различните функционални блокове, което понижава енергийните загуби и увеличава скоростта на обмен на информация.
По думите на авторите, технологията може да бъде мащабирана отвъд демонстрираните три слоя. Това открива възможност за създаване на значително по-компактни и по-ефективни процесори без необходимост от допълнително намаляване на размерите на транзисторите.
Изследването е публикувано в списание Nature – рядко отличие за разработка в областта на силициевата микроелектроника. Екипът вече работи по прехвърлянето на технологията към индустриални производствени линии със съдействието на партньори като IBM, Intel и Taiwan Semiconductor Manufacturing Company (TSMC).
