Изследователи от Корейския институт за напреднали науки и технологии (KAIST) предлагат метод за определяне на фундаменталните граници за миниатюризация на транзисторите, използвайки квантово-механично моделиране на атомно ниво. Разработката разглежда един от ключовите въпроси в съвременната микроелектроника: доколко може да се намали размерът на транзистора, когато класическите физически модели не работят.
Транзисторите са миниатюрни превключватели, които контролират потока на електричество в микросхемите. Те определят производителността и енергийната ефективност на процесорите в смартфони, сървъри и системи с изкуствен интелект. Въпреки че индустрията вече говори за преминаване към 2-нанометрова технология, действителните физически размери на активните области на транзистора все още остават над 10 нанометра.
Основното предизвикателство при по-нататъшната миниатюризация е квантовото тунелиране, ефект, при който електроните започват да „изтичат” през енергийни бариери, считани за непреодолими в класическата физика. Това води до изтичане на ток и загуба на контрол върху превключването, което прави транзистора нестабилен.
Експерименталното определяне на границата на миниатюризация е изключително трудно – на атомно ниво е невъзможно да се контролира прецизно контактът между металните електроди и полупроводниковия канал, през който протича токът. Затова екип, ръководен от професор Йонг-Хун Ким, използва изчисления от „първи принципи” – метод, който описва поведението на материалите, стриктно базиран на законите на квантовата механика, без да ги коригира за експеримент.
Работата се основава на предварително разработената техника MS-DFT (многопространствена теория на функционалната плътност с ограничено търсене) – разширение на теорията на функционалната плътност, което позволява моделиране не само на материали, но и на цели електронни устройства, включително сложни интерфейси метал-полупроводник.
Използвайки този модел, изследователите са провели изчислителни експерименти по метода на преносната дължина (TLM), стандартен подход за измерване на контактното съпротивление. С помощта на цифров модел те успяват да определят при какви условия електроните започват значително да „изтичат” в канала и да нарушават контрола на тока.
Като тестов материал е използван монослой от молибденов дисулфид (MoS2) – двуизмерен полупроводник с дебелина един атомен слой, считан за кандидат за транзистори от бъдещо поколение. Симулациите показнват, че дълбочината на проникване на електрони и нивото на изтичане зависят не само от материала на канала, но и от избора на метал и геометрията на контакта.
Ключовият резултат от изследването е, че граничната дължина, при която квантовото тунелиране започва да нарушава работата на транзистора, не е фиксирана константа. Тя варира в зависимост от работата на метала (енергията, необходима за отстраняване на електрон) и структурата на контакта. Това означава, че границите на миниатюризацията могат да бъдат „изместени” чрез инженерни решения.
В редица конфигурации изследователите демонстрират, че критичната дължина на тунелиране може да бъде намалена до под 4 нанометра, което означава, че е възможно по-нататъшно мащабиране на транзистори отвъд настоящите технологични очаквания.
Авторите на изследването също така предлагат стратегия за проектиране на бъдещи чипове, която комбинира двуизмерни материали с различни свойства, за да намали консумацията на енергия и да подобри ефективността.
Изследването измества въпроса „колко малки могат да бъдат мащабирани транзисторите” от емпирично ограничение към предвидим дизайн. Това позволява оценка на архитектурата на бъдещите устройства, преди да бъдат физически произведени, като по този начин се намалява броят на скъпите експериментални итерации и се ускорява разработването на полупроводници от следващо поколение.
